📌 #麒麟2026芯片NPU功耗降低66%

🎯 科技 · 芯片

🔥 华为麒麟2026芯片功耗大降66%，韬定律破解"堆叠即发热"行业魔咒

9月4日，华为半导体负责人何庭波在中科院科技论文预发布平台ChinaXiv发布了最新论文《Huawei''s τ Chip Was Supposed to Melt?》，用实测数据正面回应了一个困扰行业的问题：3D堆叠芯片单位面积晶体管激增，理应更热更费电，华为的芯片凭什么逆势省电？

论文给出的答案令人振奋。麒麟2026芯片的晶体管密度从约每平方毫米1.55亿个跃升至2.38亿个，提升幅度达55%。更关键的是，在相同性能条件下，NPU功耗下降66%，GPU下降58%，CPU性能核心下降41%。其中NPU的数据尤为突出：在保持29 TOPS算力的前提下，时钟频率下降63%，供电电压从0.85V降至0.55V，功耗密度直降73%。

这一结果彻底颠覆了"高密度必然高发热"的行业认知。

何庭波在论文中给出了一个形象的比喻：人的工作日耗能，不只来自伏案工作的几小时，通勤同样消耗大量能量。芯片亦然——晶体管开关完成计算固然耗能，但数据在模块、电路之间的长距离传输，同样吞噬着动态功耗。在典型智能机负载下，动态功耗占总功耗约九成。

韬定律（τ定律）的破局点在于"逻辑折叠"技术。它并非简单地将芯片堆叠成多层，而是重构电路的空间关系——把原本平面布局中横跨较长的关键连线，通过折叠设计转化为更短的垂直连接。论文披露，在部分典型核心中，连线长度可缩短约20%，关键路径最多缩短70%。

"时间维度革新"正在成为后摩尔时代芯片演进的新路径。

华为无法获得EUV光刻机的现实，倒逼其另寻出路。韬定律的本质，是在不依赖制程微缩的前提下，通过电路结构和时间维度的创新，实现性能与功耗的双赢。何庭波明确表示，τ是时间缩放定律，而非能量缩放定律——芯片跑得更快，并不意味着更省电，关键看设计者如何分配节省下来的时间。

论文也坦诚指出了技术的边界：DSP第一代折叠便因面积缩小40%导致功耗密度上升24%，直到麒麟2027才得到改善。这说明韬定律解决的不是一个简单的"省电"问题，而是在给芯片设计者提供更多重新分配性能、面积和功耗的空间。

那颗本该烧毁的τ芯片，反而运行得更冷，不是因为折叠才变冷，而是因为折叠本身。

综合科创板日报、第一财经、观察者网报道 | 2026-09-05

🎯 科技 · 芯片

🔥 华为麒麟2026芯片功耗大降66%，韬定律破解"堆叠即发热"行业魔咒

9月4日，华为半导体负责人何庭波在中科院科技论文预发布平台ChinaXiv发布了最新论文《Huawei''s τ Chip Was Supposed to Melt?》，用实测数据正面回应了一个困扰行业的问题：3D堆叠芯片单位面积晶体管激增，理应更热更费电，华为的芯片凭什么逆势省电？

论文给出的答案令人振奋。麒麟2026芯片的晶体管密度从约每平方毫米1.55亿个跃升至2.38亿个，提升幅度达55%。更关键的是，在相同性能条件下，NPU功耗下降66%，GPU下降58%，CPU性能核心下降41%。其中NPU的数据尤为突出：在保持29 TOPS算力的前提下，时钟频率下降63%，供电电压从0.85V降至0.55V，功耗密度直降73%。

这一结果彻底颠覆了"高密度必然高发热"的行业认知。

何庭波在论文中给出了一个形象的比喻：人的工作日耗能，不只来自伏案工作的几小时，通勤同样消耗大量能量。芯片亦然——晶体管开关完成计算固然耗能，但数据在模块、电路之间的长距离传输，同样吞噬着动态功耗。在典型智能机负载下，动态功耗占总功耗约九成。

韬定律（τ定律）的破局点在于"逻辑折叠"技术。它并非简单地将芯片堆叠成多层，而是重构电路的空间关系——把原本平面布局中横跨较长的关键连线，通过折叠设计转化为更短的垂直连接。论文披露，在部分典型核心中，连线长度可缩短约20%，关键路径最多缩短70%。

"时间维度革新"正在成为后摩尔时代芯片演进的新路径。

华为无法获得EUV光刻机的现实，倒逼其另寻出路。韬定律的本质，是在不依赖制程微缩的前提下，通过电路结构和时间维度的创新，实现性能与功耗的双赢。何庭波明确表示，τ是时间缩放定律，而非能量缩放定律——芯片跑得更快，并不意味着更省电，关键看设计者如何分配节省下来的时间。

论文也坦诚指出了技术的边界：DSP第一代折叠便因面积缩小40%导致功耗密度上升24%，直到麒麟2027才得到改善。这说明韬定律解决的不是一个简单的"省电"问题，而是在给芯片设计者提供更多重新分配性能、面积和功耗的空间。

那颗本该烧毁的τ芯片，反而运行得更冷，不是因为折叠才变冷，而是因为折叠本身。

综合科创板日报、第一财经、观察者网报道 | 2026-09-05