🎯 科技 · 半导体

🔥 晶体管密度暴涨55%，功耗反而大降——华为用实测数据回应了"折叠芯片会熔化"的质疑

一、论文背后的"熔化"质疑

9月4日，华为半导体负责人何庭波在中国科学院科技论文预发布平台ChinaXiv上更新了论文《Huawei's τ Chip Was Supposed to Melt?》（华为韬芯片本应熔化吗？）。这篇论文是对今年5月华为发布"韬定律"的延续解读，也是对外界针对芯片发热问题的直接回应。

折叠后单位面积晶体管激增，功率密度必然飙升，理应更热、更耗电——这是业界对3D堆叠芯片最普遍的直觉判断。外界质疑几乎清一色指向"堆得越密、烧得越狠"。而麒麟芯片的实测结果，颠覆了这一推论。在相同性能下，NPU功耗下降66%，GPU下降58%，CPU性能核心下降41%。

二、功耗下降的真相：不是算得少，是搬得少

何庭波将原因比喻为"人在工作日的精力消耗，不只来自伏案工作的几小时，通勤同样消耗大量能量"。在芯片内部，能量的主要消耗并非来自计算本身，而是来自数据传输。一个SoC模块中超过80%的能量用于数据搬运。

传统芯片把所有电路铺在一个平面上，信号要从芯片一头跑到另一头，穿越数百微米甚至更长的导线。逻辑折叠技术把电路折叠成垂直堆叠的两层，通过40纳米级键合工艺实现了1.5微米键合间距，每平方毫米约50万个垂直互连，信号不再水平"长途跋涉"，而是垂直"坐电梯"，距离缩短了一个数量级。

典型核心走线长度缩短约20%，部分关键路径缩短达70%；时钟缓冲器数量从4.36万个降至1.9万个。

三、密度与功耗同向改善，这是分水岭

麒麟2026的芯片晶体管密度从约每平方毫米1.55亿提升到2.38亿个，跃升55%。其中NPU尤为突出：29TOPS算力不变，频率降63%，电压从0.85V降至0.55V，功耗密度下降73%。

密度和功耗在同一代产品上同时改善，这在几何微缩逻辑下是矛盾的，但在实测数据里成立。这是判断一项工艺路线是"实验室成果"还是"产业级路线"的分水岭，也是这篇论文相较前两篇最核心的增量。不过何庭波也明确指出：韬是时间缩放定律，而非能量缩放定律。若设计者将节省的时间全部用于提升频率，芯片反而可能更耗电。更大的挑战——混合键合间距、晶圆翘曲、对准精度、EDA工具适配——仍需未来三到五年持续攻关。

综合财联社、科创板日报、界面新闻、新浪财经报道 | 2026年9月7日