🎯 科技 · 芯片

华为"韬定律"论文再升级：麒麟2026晶体管密度提升55%，NPU功耗却暴跌66%

一、"本该烧毁的芯片"反而更冷了

9月4日，华为半导体负责人何庭波在中科院科技论文预发布平台ChinaXiv发表最新论文《Huawei's τ Chip Was Supposed to Melt?》——标题直译就是"那颗本该过热烧毁的τ芯片"。这篇论文并非炫技，而是正面回应了业界对3D堆叠芯片最尖锐的质疑：堆得越密，是不是就越烫？

答案出乎意料。论文披露的实测数据显示，麒麟2026晶体管密度从约每平方毫米1.55亿跃升至2.38亿，提升了约55%，但在相同性能条件下，NPU功耗下降66%，GPU功耗下降58%，CPU性能核心功耗下降41%。更惊人的是NPU的具体数据：在维持29 TOPS性能不变的情况下，时钟频率下降63%，供电电压从0.85V降至0.55V，最终功耗密度下降73%。

这组数据的核心逻辑在于——芯片最耗电的从来不是"计算"本身，而是"数据搬运"。何庭波用一个通俗的类比解释：芯片工程师就像上班族，真正耗精力的不是坐在工位上干活，而是每天两趟通勤。在典型智能手机工作负载中，动态功耗约占总功耗的90%，而电容的主要来源并非晶体管本身，而是金属互连。

二、"LogicFolding"：把横向通勤变成垂直换乘

华为给出的解法叫LogicFolding（逻辑折叠）。它并非简单地把芯片一层层叠起来，而是重新设计电路布局，将原本横向铺开的平面电路安排至上下两层，并通过混合键合建立高密度垂直互连，把部分长距离水平连接转化为更短的垂直连接。

论文披露，在麒麟2026上，典型核心连线长度缩短约20%，关键路径部分连线最多缩短70%；时钟布线长度缩短28%，时钟缓冲器数量从约4.36万个降至1.9万个。到了麒麟2027，键合间距将进一步缩小至1微米，垂直互连点超过1亿个。华为预计未来三年内将键合间距推进至720纳米，垂直互连点超过2亿个。

"时间余量是手段，能量才是锦标。"何庭波在论文中写道。"这条定律未来十年的评判标准，不会是折叠堆叠跑得多快，而是它们奔跑时燃耗多低。"

三、争议仍在：是新定律还是新封装？

论文发布后，业界反应并不一致。英伟达CEO黄仁勋公开评价称，这对华为是技术上的重大突破，但对台积电"不构成威胁"，他承认这是一种非常优秀的技术路径，但同时指出台积电在相关领域的布局和应用已接近10年。国内亦有技术评论提出"真问题、真工程，但还不是新定律"的观点，核心争议在于该理论与既有三维封装技术路线的边界是否清晰。

何庭波也并未把LogicFolding描述成"只要折叠就一定更省电"的技术。论文专门列出了一个反例：DSP的第一代折叠设计，完成相同工作时功耗虽下降25%，但因芯片面积缩小了40%，功耗密度反而上升24%，直到第二代方案才真正解决问题。这种"自曝家丑"式的透明度，在企业技术文献中并不多见。

综合第一财经、华尔街见闻、中国证券报报道 | 2026-09-05