🎯 科技 · 半导体

🔥 三星HBM5性能目标翻倍，zHBM颠覆性架构将存储直接堆到处理器上

一、HBM5来了，性能目标翻倍

9月1日，三星电子在SEMICON Taiwan 2026上公布了下一代存储器战略，给出了两条清晰的技术路线图。其一是HBM5——目标性能达到HBM4E的两倍，单瓦性能提升20%，同时热阻降低20%。这意味着在AI加速器功耗持续攀升的背景下，HBM5将在带宽和散热两个关键维度上同步突破。

更值得注意的是制程升级。HBM5的基础芯片（base die）将从HBM4E所使用的4纳米制程，跃升至三星自研的2纳米节点，这是HBM历史上首次迈入2纳米时代。堆叠方案也更为丰富，将提供12层、16层和20层三种DRAM堆叠选项，以满足不同AI场景的容量与性能需求。量产时间预计落在2028年前后。

二、zHBM：存算一体的颠覆性突破

如果说HBM5是渐进式升级，那三星同步公布的zHBM则是一次架构层面的革命。传统HBM将存储器置于AI加速器（xPU）的旁侧，通过高速接口传输数据；而zHBM将存储直接堆叠在处理器顶部，通过大幅缩短数据传输路径来实现更高带宽与更优功耗表现。

三星给出的目标令人瞩目：zHBM的性能达到HBM4E的8倍，单瓦性能提升3倍，热阻降幅达75%至90%。虽然zHBM预计要到2029年之后才能推出，但它已经勾勒出AI存储的未来形态——存算一体，不再是概念，而是可期的工程现实。

三、存储战：三星VS海力士的暗战

HBM市场竞争格局正在重塑。目前SK海力士在HBM4E的供货上占据领先，但三星显然不甘落后。HBM5的2纳米制程和多层堆叠方案，是三星试图实现反超的关键筹码。而zHBM的存算一体架构，更是从根源上重新定义了存储与计算的物理距离——谁能率先实现，谁就能在AI算力链路上占据制高点。

与此同时，三星还在推进zNAND-O技术，目标是在比特密度达到DRAM 10倍的同时，将读取带宽提升至NAND的7倍，预计2028年开始送样。从HBM到zNAND-O，三星正在构建一套覆盖"速度-容量-功耗"全维度竞争力的存储产品矩阵。在AI算力需求 exponential 增长的浪潮中，存储已经不再是配角，而是决定AI上限的核心瓶颈。

综合华尔街见闻、科创板日报、界面新闻、财联社等报道 | 2026年9月2日